Lines Matching refs:getSizeInBits
728 int ShiftAmount = VT.getSizeInBits() / 16; in getPostIndexedAddressParts()
1794 int EltBits = EltVT.getSizeInBits(); in shouldExpandBuildVectorWithShuffles()
1924 unsigned Size = VT.getSizeInBits(); in LowerBUILD_VECTOR()
2023 SDValue Width = DAG.getConstant(EltVT.getSizeInBits(), dl, MVT::i64); in LowerBUILD_VECTOR()
2036 if (VT.getSizeInBits() == 64 && in LowerBUILD_VECTOR()
2037 Operand.getValueType().getSizeInBits() == 32) { in LowerBUILD_VECTOR()
2047 if (VT.getSizeInBits() == 32) in LowerBUILD_VECTOR()
2065 SDValue Width = DAG.getConstant(VecVT.getSizeInBits(), dl, MVT::i64); in LowerCONCAT_VECTORS()
2095 if (VT.getSizeInBits() == 64 && in LowerCONCAT_VECTORS()
2096 Operand.getValueType().getSizeInBits() == 32) { in LowerCONCAT_VECTORS()
2106 if (VT.getSizeInBits() == 32) in LowerCONCAT_VECTORS()
2125 int EltSize = EltVT.getSizeInBits(); in LowerEXTRACT_VECTOR()
2158 } else if (VecVT.getSizeInBits() == 32) { in LowerEXTRACT_VECTOR()
2162 if (VT.getSizeInBits() == 32) in LowerEXTRACT_VECTOR()
2179 if (VecVT.getSizeInBits() == 32) { in LowerEXTRACT_VECTOR()
2183 if (VT.getSizeInBits() == 32) in LowerEXTRACT_VECTOR()
2200 int EltSize = EltVT.getSizeInBits(); in LowerINSERT_VECTOR()
2209 if (VT.getSizeInBits() == 32) in LowerINSERT_VECTOR()
2224 if (VT.getSizeInBits() == 64 && in LowerINSERT_VECTOR()
2225 Val.getValueType().getSizeInBits() == 32) { in LowerINSERT_VECTOR()
2233 if (VT.getSizeInBits() == 32) in LowerINSERT_VECTOR()