Searched refs:RREG32_PCIE_P (Results 1 – 4 of 4) sorted by relevance
1252 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()1255 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()1268 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()1281 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()1285 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()1289 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()1293 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()1298 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
4183 link_width_cntl = RREG32_PCIE_P(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_set_pcie_lanes()4240 link_width_cntl = RREG32_PCIE_P(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_get_pcie_lanes()4290 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4303 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4306 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4319 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4354 training_cntl = RREG32_PCIE_P(PCIE_LC_TRAINING_CNTL); in r600_pcie_gen2_enable()4358 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4363 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4368 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
3828 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()3839 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()3843 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()3847 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()3851 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()3855 speed_cntl = RREG32_PCIE_P(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()3860 link_width_cntl = RREG32_PCIE_P(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
1702 #define RREG32_PCIE_P(reg) rdev->pciep_rreg(rdev, (reg)) macro